반도체 공정 기초1. step coverage, Aspect ratio란 무엇인가

오늘은 반도체 공정의 기초 시간입니다. 우리가 공부하면서 CVD,PVD,ALD 등등 많은 공정들을 배우는데 거기서 나오는 단어가 있습니다. 바로 step coverage, Aspect ration죠. 어딘가 쉬우면서도 비슷한 개념때문에 혼동되는 경우가 많은데 오늘 확실히 집고 넘어가도록 하겠습니다.

 

먼저 step coverage란 개념은 반도체 공정의 작업이 평평하지 않은데서부터 시작합니다. 우리가 배선을 심고 전신주 공사를 하기 위해서는 땅을파죠. 그리고 땅을 파놓은곳에다가 이것저것 넣고 그 위에 무언가를 세웁니다. 이런식으로 반도체 공정도 동일합니다. 평평한 Si Wafer에 구멍도 내고 그 안에다 다양한 물질들을 넣어 우리가 원하는 특성을 이끌어내는거죠.

 

그런데 여기서 문제가 발생합니다. 나는 파놓은 땅에 무언가를 가득, 즉 빈공간없이 집어넣고 싶은데 이게 꼭 순탄한 작업은 아닙니다. 아래 그림과 같이 증착두께t와 내부의 벽면에서 증착된 두께 s가 같은경우를 가장 best로 잡고있고 이렇게 증착하게 되면 결국은 완전히 꽉 채워진 빈공간 없는 형태로 만들 수 있습니다.

t=s,t/s=1 인경우 가장 best CVD/ALD가 이에 해당한다.

그러나 공정을 진행하다보면 기판의 사이즈 w는 좁고 높이 h는 높아 같은공정시간동안 붙어야 할 증착물질들이 내부로 가지 못하는 경우도 생깁니다. w가 좁아지는건 우리가 익히 알듯이 반도체 선폭이 미세화되고 있어서 더욱 큰 문제로 대두되고 있습니다. 같은양이 들어가도 내부 깊이가 있는쪽은 평면의 광활한 공간에 비해서 압력이 더 높아지기 때문에 역압도 생기고 바닥까지 들어가는 시간도 오래 걸리기 때문에 증착속도에 차이가 나는게 얼핏보면 당연합니다.

t>s, t/s>1 인 경우 저렇게 좁아진 경우를 bottle neck이라고 한다.

위 그림처럼 초록색으로 표시해둔 부분에 증착물질이 가장 먼저 달라붙고 아래로는 시간이 걸리기 때문에 위에층은 자라고 아래층은 충분히 박막이 성장하지 못하는 경우가 생깁니다. 그래서 결과적으로는 위에가 먼저 닫히게 되고 아래는 다 채워지지 못한 형태의 층이 생기게 되는거죠. 이는 반도체 자체에 단선이 생기게 유도해 전기가 흐르지 못하게 됩니다. 이런것을 void라고 부르죠

굉장히 과도하게 만들어 본 void.. 복붙은 참 좋은 기능이다. 오른쪽 사진의 중간중간 검은 부분이 void이다.

즉 step coverage란 증착두께/측면증착두께 이며 1에 가까울수록 좋다. 다음으로 Aspectio ratio는 h와 w의 비율을 말하는것인데.  Aspectio ratio=h/w로 미세 선폭으로 w는 좁아지고 그에비해 h는 늘어나므로 점차 그 값이 높아지는 추세이다. 

 

즉 이제 요약하자면 Aspectio ratio는 h/w를 나타내며 이 값이 미세공정으로 갈수록 높아지고 높아질수록 step coverage가 안좋아진다. step coverage는 t/s를 나타낸것으로 1에 가까울수록 좋은 공정이며 그렇지 못한경우 void나 기타 문제들을 발생시킨다.

 

오늘은 여기까지 입니다. 질문은 언제나 환영입니다.

 

반도체 공정 기초 2. STI(Shallow Trench Isoltion)공정 Feat.LOCOS 공정